DIALOG(R)File 352:Derwent WPI (c) 2001 Derwent Info Ltd. All rts. reserv.

009999994 \*\*Image available\*\*
WPI Acc No: 1994-267705/199433

XRAM Acc No: C94-122306 XRPX Acc No: N94-210909

Semiconductor device prodn. for electrode formation of FET - incorporating polysilicon (a) film having tapered ends below amorphous silicon (a) film, with vertical edges for gate electrode formation

Patent Assignee: KAWASAKI STEEL CORP (KAWI ) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week **JP 6196494** A 19940715 JP 92342488 A 19921222 199433 B

Priority Applications (No Type Date): JP 92342488 A 19921222

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 6196494 A 4 H01L-021/336

### Abstract (Basic): JP 6196494 A

The fabrication method consists of gate electrode formation of a field effect transistor with lightly doped drain. Lightly doped drain FETs have low concentration of impurities in the drain. Gate SiO2 film (2) is formed as a flat layer on silicon substrate (1). Polysilicon film (3) is formed next. The layer is formed in such a way that the edges on both sides are tapered.

Amorphous silicon (4) layer is formed next. The edges of this film are vertical and perpendicular to the common plane separating amorphous silicon layer and polysilicon film. Photoresist (5) is applied next on amorphous silicon layer. The electrode structure is now ready for ion implantation.

ADVANTAGE - Forms lightly doped drain domain by one time ion implantation.

Dwg.2/7

Title Terms: SEMICONDUCTOR; DEVICE; PRODUCE; ELECTRODE; FORMATION; FET: INCORPORATE; POLY; SILICON; FILM; TAPER; END; BELOW; AMORPHOUS; SILICON;

FILM; VERTICAL; EDGE; GATE; ELECTRODE; FORMATION

Derwent Class: L03; U11; U12

International Patent Class (Main): H01L-021/336 International Patent Class (Additional): H01L-029/784

File Segment: CPI; EPI

# MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent Number:

JP6196494

Publication date:

1994-07-15

Inventor(s):

NAKAMURA KENJI

Applicant(s)::

KAWASAKI STEEL CORP

Requested Patent:

Γ

Application Number: JP19920342488 19921222

Priority Number(s):

IPC Classification:

H01L21/336; H01L29/784

EC Classification:

Equivalents:

### **Abstract**

PURPOSE:To obtain an excellent LDD structure by a method wherein a gate electrode of an LDD transistor structure is formed by one ion implanting operation.

CONSTITUTION:A gate electrode is formed through such a process that a polysilicon film 3 is formed first on a gate SiO2 film 2 on a substrate 1, an amorphous silicon film 4 is formed thereon, a photoresist 5 is laid thereon, and the amorphous silicon film 4 is dry-etched 6 while kept undoped. The side face 7 of the amorphous silicon 4 grows vertical, and the side face 8 of the polysilicon 3 becomes tapered. Then, ions are implanted, whereby an excellent gate electrode of LDD structure can be obtained.

Data supplied from the esp@cenet database - I2

## (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

### 特開平6-196494

(43)公開日 平成6年(1994)7月15日

(51) Int.Cl.<sup>5</sup>

庁内整理番号 識別記号

FΙ

技術表示箇所

HO1L 21/336

29/784

9054 - 4M

H01L 29/78

301 L

9054 - 4M

301 P

審査請求 未請求 請求項の数1(全 4 頁)

(21)出願番号

(22)出願日

特願平4-342488

平成4年(1992)12月22日

(71)出順人 000001258

川崎製鉄株式会社

兵庫県神戸市中央区北本町通1 「目1番28

号

(72) 発明者 中村 謙二

東京都千代田区内幸町2丁目2番3号 川

崎製鉄株式会社東京本社内


(74)代理人 弁理士 小杉 住男 (外1名)

(54) 【発明の名称】 半導体装置の製造方法

### (57)【要約】

【目的】LDDトランジスタ構造のゲート電極形成を1 回のイオン注入によって実施でき、優れたLDD構造を 得る。

【構成】ゲート電極形成において、基板1、ゲートSi O2 膜2 Eに最初にポリシリコン3を成膜し、その上に アモルファスシリコン4を成膜し、フォトレジスト5を 載せて、このシリコン膜をノンドープのままドライエッ チング6を行う。アモルファスシリコン4の側面7は垂 直になり、ポリシリコン3の側面8はテーパ状となる。 次にイオン注入すれば優れたLDD構造のゲート電極が 形成される。



【特許請求の範囲】

【請求項1】 LDDトランジスタ構造の形成におい て、最初にポリシリコンを成膜し、引き続きアモルファ スシリコンを成膜し、このシリコン膜をノンドープのま まドライエッチングし、ゲート電極を形成した後、ゲー ト及びソース、ドレイン領域に同時に不純物イオン注入 を行うことを特徴とする半導体装置の製造方法。

1

#### 【発明の詳細な説明】

 $\{0,0,0,1,1,\dots,1\}$ 

を有する半導体装置の製造方法に関する。

[0002]

【従来の技術】LDD (lightly doped drain:低濃度ドープドレイン)トランジスタは、 一般に次の工程によって作成されている。

- (1) ゲート電極を形成する。
- (2) イオン注入により低濃度の、浅いソース・ドレイ ン領域を形成する。
- (3) CVDによって酸化膜デポジッションを行う。
- ドウォールを形成する。このサイドウォールにより、次 の工程でイオン注入された領域の横方向拡散の先端部は ポリシリコンの位置とサイドウォールの幅によって決ま る。
- (5) イオン注入によって高濃度のソース・ドレイン領 域を形成する。このとき、ゲートは高濃度にドープされ たソース・ドレイン領域とオーバーラップせず、ドレイ ンーチャンネル界面における低い不純物勾配を実現する ことができる。

[0003]

【発明が解決しようとする課題】上記従来技術ではイオ ン注入工程が2回となるほか、サイドウォール形成工程 などプロセスが複雑でコストがかかる。またサイドウォ ール形成の際のSiO2エッチングによってSi基板の 捌れ込みが生じ、これが欠陥層のもとになり、接合リー クが発生するという問題があった。

【0004】本発明はこのような問題点を解決し、簡易 に、優れたLDDトランジスタを形成する方法を提供す ることを目的とする。

[00051

【課題を解決するための手段】本発明は、ゲート電極材 料の下層をポリシリコン、上層をアモルファスシリコン とし、ノンドープのまま異方性エッチングを行うことに よって、上層のアモルファスシリコン層の側壁は垂直 に、下層のポリシリコン層の側壁はテーパ形状にエッチ ングされることを利用している。この際、エッチング条 件はマルチステップにする必要はなくアモルファスシリ コン層を垂直にエッチングできる条件の1工程のみでよ

【0.0.0.6】次にソース・ドレイン領域形成のためNチー50ーにはBF $_2$ を $4.0\,K$ eV、5 imes 1.0 imes 2 c  $m^2$  でイオン

ャネル側にはP\* あるいはAs\* を、Pチャネル側には B\* あるいはBFッ\*をイヤン往入する。これによりソー ス・ドレイン形成と同時にゲート電極にも高濃度に不純 物を注入することがででき、また、ゲート電極のポリシ リコン層がテーバ形状となっているため、このソース・ ドレインへの高濃度イオン注入を1回だけ行うことによ って、LDD構造を形成することが可能となる。

[0007]

【作用】従来方法では、(1) ゲートポリシリコン成 【産業上の利用分野】本発明はLDDトランジスタ構造 10 膜、(2)不純物注入及びアニール、(3)ゲート加 工、(4)低濃度イオン注入、(5)サイドウォール形 成、(6)高濃度イオン注入と6工程必要であったが、 本発明方法によれば、(a) ゲート(ホリ/アモルファ ス)シリコン成膜、(b) ゲート加工、(c) 高濃度イ オン注入、(d) ゲートエッチング(等方エッチ)と4 工程に省略することができる。

【0008】ポリシリコン成膜とアモルファスシリコン 成膜は減圧CVD装置により、成膜温度を600で以 上、570℃以下にそれぞれ設定し、成膜途中で変更す (4) 異方性エッチングを行い、ゲート電極側壁にサイ 20 ることにより同一工程において成膜することができる。 また、サイドウォール形成におけるSiО₂ エッチング を省略することができるので、基板の掘れ込みが生じな い。従って、接台リーク欠陥を防ぐことができる。

[0.009]

【実施例】ゲート酸化膜上に、減圧CVD装置で、ボリ シリコン及びアモルファスシリコン膜を成膜する。この シーケンスを図りに示した。ポリシリコン膜を620℃ で1500人成膜し、ポリシリコン成膜後、炉の温度を 550℃に下げることによって、アモルファスシリコン

30 を成膜する。アモルファスシリコンの膜厚は3000Å とする。図1にこれを示すもので、シリコン基板1、ゲ ートSiО₂ 膜2の上に620℃でポリシリコン3を1 500人、その上にアモルファスシリコン4を3000 A形成し、フォトレジスト5を載せたものである。

【0010】次にRIE装置で次の条件によりゲートエ ッチングする。

使用ガス : CCTi / He O:

 $= (9.0 \sim 1.00) \times 3.50 \times 2.0 \text{ (sccm)}$ 

 $:290\sim360 \text{ (mTorr)}$ 圧力

40 RFM''7-: 120~150 (W)

電極温度 : 45~55(℃)

図2に示すように、異方性エッチング6を受けたアモル ファスシリコン4の層の側面7は垂直に、ポリシリコン 3の層の側面8はテーパ形状となる。図3に示すように ポリシリコン3のデーバ形状となる幅は $0.15\mu m$ 程 度である。

【0011】次に図4に示すように基板内の領域9内に イオン注入を行う。Nチャネル側にはAsを40Kc V、5×10<sup>25</sup>, 'c m<sup>2</sup> でイオン注入し、Pチャネル側

特開平6-196494

3

注入する。ゲート電極12にも高濃度に不純物注入を行 うことができ、次いでアニールすると、図5に示すよう  $\mathbb{C}N$  チャンネル側では $\mathbb{N}^{-}$  ソース・ドレイン $\mathbb{T}$   $\mathbb{T}$   $\mathbb{T}$ ソース・ドレイン11が形成される。

【0012】最後に図6に示すようにゲートシリコン膜 12をケミカルドライエッチにより等方エッチングし、 ゲート下端の長さをソース・ドレインの低濃度側に合う ようにする。エッチング部13のエッチング量は100 O Aである。このようにして形成されたトランジスタ は、従来のサイドウォール長0. 15 μmのLDDトラ 10 1 Si基板 ンジスタと同等の性能をもっている。

### $[0\ 0\ 1\ 3]$

【発明の効果】本発明によれば、下層にはポリシリコン 層、上層にはアモルファスシリコン層を形成し、これを ノンドープのままドライエッチングすることによって、 アモルファス層の側面は鉛直に、ポリシリコン層の側面 はテーパ状となる。従って、1回のイオン注入によっ て、優れたLDD構造をもつドレイン領域を形成するこ とが可能となった。

【図面の簡単な説明】

【図1】レジスト成形時の断面図である。

【図2】異方性エッチング工程の説明図である。

【図3】異方性エッチング工程終了時の説明図である。

【図4】イオン注入工程の説明図である。

【図5】焼鈍後の断面図である。


【図6】シリコンエッチング工程の断面図である。

【図7】シリコン成膜時の温度パターン図である。


### 【符号の説明】

ゲートSi 〇2 膜 3 ポリシリコン アモルファ スシリコン 5 フォトレジスト 6 エッチング 7,8 側面 領城 9 10 N ソース・ドレイン 11 N\* ソー ス・ドレイン 1 2 ゲートシリコン膜 13 エッチン グ部


[図1]




【図2】




[図3]



【凶4】




【以5】



(4)

特開平6-196494

【図6】



[図7]

